Dalam domain elektronik, konsep paling penting yang dikerjakan setiap komponen adalah ' Gerbang Logika “. Karena konsep gerbang logika diimplementasikan di setiap fungsi seperti pada sirkuit terintegrasi, sensor, tujuan switching, mikrokontroler dan prosesor, tujuan enkripsi dan dekripsi, dan lain-lain. Selain itu, ada banyak aplikasi Logic Gates. Ada banyak jenis gerbang logika seperti Adder, Subtractor, Full Adder , Full Subtractor, Half Subtractor, dan banyak lagi lainnya. Jadi, artikel ini memberikan informasi kolektif tentang setengah sirkuit pengurang , setengah tabel kebenaran pengurang , dan konsep terkait.
Apa itu Pengurang Setengah?
Sebelum membahas pengurangan setengah, kita harus mengetahui pengurangan biner. Dalam pengurangan biner, proses pengurangan mirip dengan pengurangan aritmatika. Dalam pengurangan aritmatika digunakan sistem bilangan basis 2 sedangkan dalam pengurangan biner, bilangan biner digunakan untuk pengurangan. Istilah resultan dapat dilambangkan dengan perbedaan dan meminjam.
Pengurang setengah adalah yang paling penting rangkaian logika kombinasional yang digunakan dalam elektronik digital . Pada dasarnya ini adalah perangkat elektronik atau dalam istilah lain kita dapat menyebutnya sebagai rangkaian logika. Sirkuit ini digunakan untuk melakukan pengurangan dua digit biner. Pada artikel sebelumnya sudah kita bahas konsep half adder dan full adder circuit yang menggunakan bilangan biner untuk kalkulasi. Demikian pula, rangkaian pengurang menggunakan bilangan biner (0,1) untuk pengurangannya. Sirkuit pengurang setengah dapat dibangun dengan dua gerbang logika yaitu gerbang NAND dan EX-OR . Sirkuit ini memberikan dua elemen seperti perbedaan dan juga yang mereka pinjam.
Seperti dalam pengurangan biner, digit utamanya adalah 1, kita dapat menghasilkan pinjam sementara pengurang 1 lebih tinggi dari minuend 0 dan karena itu, pinjam perlu. Contoh berikut memberikan pengurangan biner dari dua bit biner.
Digit Pertama | Digit Kedua | Perbedaan | Meminjam |
0 | 0 | 0 | 0 |
1 | 0 | 1 | 0 |
0 | 1 | 1 | 1 |
1 | 1 | 0 | 0 |
Dalam pengurangan di atas, kedua digit tersebut dapat direpresentasikan dengan A dan B. Kedua digit ini dapat dikurangi dan memberikan bit resultan sebagai perbedaan dan meminjam.
Ketika kita mengamati dua baris pertama dan keempat, perbedaan antara baris-baris ini, maka perbedaan dan pinjaman serupa karena subtrahend lebih kecil dari minuend. Demikian pula, saat kita mengamati baris ketiga, nilai minuend dikurangkan dari subtrahend. Jadi selisih dan bit pinjam adalah 1 karena digit subtrahend lebih unggul dari digit minuend.
Sirkuit kombinasional ini adalah alat penting untuk segala jenis sirkuit digital untuk mengetahui kemungkinan kombinasi input dan output. Misalnya, jika pengurang memiliki dua masukan, maka keluaran yang dihasilkan adalah empat. Output daya setengah pengurang disebutkan dalam tabel di bawah ini yang akan menandakan perbedaan bit dan juga bit pinjaman. Penjelasan tabel kebenaran rangkaian dapat dilakukan dengan menggunakan gerbang logika seperti gerbang logika EX-OR dan operasi gerbang AND diikuti dengan gerbang NOT.
Memecahkan tabel kebenaran menggunakan K-Map ditampilkan di bawah.
setengah pengurang k peta
Itu setengah ekspresi pengurang menggunakan tabel kebenaran dan K-map dapat diturunkan sebagai
Perbedaan (D) = ( x'y + xy ')
= x ⊕ y
Pinjam (B) = x’y
Sirkuit Logis
Itu setengah rangkaian logis pengurang dapat dijelaskan dengan menggunakan gerbang logika:
- 1 gerbang XOR
- 1 gerbang NOT
- 1 gerbang AND
Representasinya adalah
Rangkaian Logika Pengurang Setengah
Diagram Blok Pengurang Setengah
Diagram blok pengurang setengah ditampilkan di atas. Ini membutuhkan dua masukan serta memberikan dua keluaran. Di sini input direpresentasikan dengan A&B, dan outputnya adalah Selisih dan Pinjam.
Sirkuit di atas dapat dirancang dengan gerbang EX-OR & NAND. Di sini, gerbang NAND dapat dibangun dengan menggunakan gerbang AND dan NOT. Sehingga dibutuhkan tiga buah gerbang logika untuk membuat setengah rangkaian pengurang yaitu gerbang EX-OR, gerbang NOT, dan gerbang NAND.
Kombinasi gerbang AND dan NOT menghasilkan gabungan gerbang berbeda yang diberi nama Gerbang NAND. Output gerbang Ex-OR akan menjadi bit Difference dan output Gerbang NAND akan menjadi bit Borrow untuk input A&B yang sama.
AND-Gate
Gerbang AND adalah salah satu jenis gerbang logika digital dengan banyak input dan satu output dan berdasarkan kombinasi input itu akan melakukan konjungsi logis. Ketika semua input dari gerbang ini tinggi, maka outputnya akan tinggi jika tidak, outputnya akan rendah. Diagram logika gerbang AND dengan tabel kebenaran ditunjukkan di bawah ini.
AND Gerbang Dan Tabel Kebenaran
BUKAN Gerbang
Gerbang NOT adalah salah satu jenis gerbang logika digital dengan input tunggal dan berdasarkan input tersebut output akan dibalik. Misalnya, ketika input dari gerbang NOT tinggi maka outputnya akan rendah. Diagram logika NOT-gate dengan tabel kebenaran ditunjukkan di bawah ini. Dengan menggunakan tipe gerbang logika ini, kita dapat mengeksekusi gerbang NAND dan NOR.
BUKAN Gerbang Dan Tabel Kebenaran
Ex-OR Gate
Gerbang Exclusive-OR atau EX-OR adalah salah satu jenis gerbang logika digital dengan 2-input & output tunggal. Cara kerja gerbang logika ini bergantung pada gerbang OR. Jika salah satu input dari gerbang ini tinggi, maka output dari gerbang EX-OR akan tinggi. Simbol dan tabel kebenaran dari EX-OR ditunjukkan di bawah ini.
Gerbang XOR Dan Tabel Kebenaran
Half Subtractor Circuit menggunakan Nand Gate
Perancangan subtractor dapat dilakukan dengan menggunakan gerbang logika seperti gerbang NAND & gerbang Ex-OR. Untuk mendesain rangkaian pengurang setengah ini, kita harus mengetahui dua konsep yaitu perbedaan dan meminjam.
Half Subtractor Circuit menggunakan Nand Gate
Jika kita memonitor dengan cermat, cukup jelas bahwa berbagai operasi yang dijalankan oleh sirkuit ini secara akurat terkait dengan operasi gerbang EX-OR. Oleh karena itu, kita cukup menggunakan gerbang EX-OR untuk membuat perbedaan. Dengan cara yang sama, pinjaman yang dihasilkan oleh rangkaian setengah penjumlah dapat dengan mudah dicapai dengan menggunakan perpaduan gerbang logika seperti gerbang AND dan gerbang NOT.
HS ini juga dapat dirancang dengan menggunakan gerbang NOR dimana dibutuhkan 5 gerbang NOR untuk konstruksinya. Diagram sirkuit pengurang setengah menggunakan gerbang NOR ditampilkan sebagai:
Setengah Pengurang Menggunakan Nor Gates
Meja kebenaran
Bit Pertama | Bit Kedua | Perbedaan (EX-OR Out) | Meminjam (NAND Keluar) |
0 | 0 | 0 | 0 |
1 | 0 | 1 | 0 |
0 | 1 | 1 | 1 |
1 | 1 | 0 | 0 |
VHDL dan Testbench Code
Kode VHDL untuk pengurang setengah dijelaskan sebagai berikut:
perpustakaan IEEE
gunakan IEEE.STD_LOGIC_1164.ALL
gunakan IEEE.STD_LOGIC_ARITH.ALL
gunakan IEEE.STD_LOGIC_UNSIGNED.ALL
entitas Half_Sub1 adalah
Port (a: di STD_LOGIC
b: di STD_LOGIC
HS_Diff: keluar STD_LOGIC
HS_Borrow: out STD_LOGIC)
akhiri Half_Sub1
Behavioral arsitektur Half_Sub1 adalah
mulai
HS_Diff<=a xor b
HS_Borrow<=(not a) and b
Itu kode testbench untuk HS dijelaskan sebagai berikut:
PERPUSTAKAAN IEEE
GUNAKAN ieee.std_logic_1164.ALL
ENTITY HS_tb IS
SELESAI HS_tb
ARSITEKTUR HS_tb DARI HS_tb IS
KOMPONEN HS
PORT (a: IN std_logic
b: DALAM std_logic
HS_Diff: OUT std_logic
HS_Borrow: OUT std_logic
)
KOMPONEN AKHIR
sinyal a: std_logic: = ‘0’
sinyal b: std_logic: = ‘0’
sinyal HS_Diff: std_logic
sinyal HS_Borrow: std_logic
MULAI
baru: PETA PELABUHAN HS (
a => a,
b => b,
HS_Diff => HS_Diff,
HS_borrow => HS_borrow
)
stim_proc: proses
mulai
untuk<= ‘0’
b<= ‘0’
tunggu 30 ns
untuk<= ‘0’
b<= ‘1’
tunggu 30 ns
untuk<= ‘1’
b<= ‘0’
tunggu 30 ns
untuk<= ‘1’
b<= ‘1’
Tunggu
proses akhir
AKHIR
Pengurang Penuh Menggunakan Pengurang Setengah
Pengurang penuh adalah perangkat kombinasional yang mengoperasikan fungsionalitas pengurangan dengan menggunakan dua bit dan merupakan minuend dan subtrahend. Sirkuit menganggap meminjam output sebelumnya dan memiliki tiga input dengan dua output. Ketiga input tersebut adalah minuend, subtrahend dan input yang diterima dari output sebelumnya yang merupakan pinjaman dan kedua output tersebut merupakan perbedaan dan meminjam.
Diagram Logika Pengurang Penuh
Tabel kebenaran untuk pengurang penuh aku s
Masukan | Keluaran | |||
X | Y | Yin | FS_Diff | FS_Borrow |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 1 | 1 |
0 | 1 | 0 | 1 | 1 |
0 | 1 | 1 | 0 | 1 |
1 | 0 | 0 | 1 | 0 |
1 | 0 | 1 | 0 | 0 |
1 | 1 | 0 | 0 | 0 |
1 | 1 | 1 | 1 | 1 |
Dengan tabel kebenaran di atas, diagram diagram sirkuit iklan logis untuk implementasi pengurang penuh menggunakan pengurang setengah ditampilkan di bawah ini:
Full Subtractor Menggunakan HS
Keuntungan dan Keterbatasan Pengurang Setengah
Kelebihan setengah pengurang adalah:
- Implementasi dan konstruksi sirkuit ini sederhana dan mudah
- Sirkuit ini mengkonsumsi daya minimal dalam pemrosesan sinyal digital
- fungsionalitas komputasi dapat dilakukan pada tingkat kecepatan yang ditingkatkan
Batasan rangkaian kombinasional ini adalah:
Meskipun ada aplikasi half subtractor yang ekstensif di banyak operasi dan fungsi, ada beberapa batasan dan itu adalah:
- Rangkaian pengurang setengah tidak akan menerima 'Pinjam-masuk' dari keluaran sebelumnya di mana ini adalah kelemahan krusial dari rangkaian ini
- Karena banyak aplikasi real-time beroperasi pada pengurangan banyak jumlah bit, perangkat setengah substraktor tidak memiliki kemampuan untuk mengurangi banyak bit.
Penerapan Half Subtractor
Aplikasi setengah pengurang termasuk yang berikut ini.
- Pengurang setengah digunakan untuk mengurangi kekuatan sinyal audio atau radio
- Bisa jadi digunakan dalam amplifier untuk mengurangi distorsi suara
- Pengurang setengah adalah digunakan dalam ALU prosesor
- Ini dapat digunakan untuk menambah dan mengurangi operator dan juga menghitung alamat
- Pengurang setengah digunakan untuk mengurangi jumlah kolom paling signifikan. Untuk pengurangan bilangan multi-digit dapat digunakan untuk LSB.
Oleh karena itu, dari teori pengurang setengah di atas, akhirnya kita dapat menutup bahwa dengan menggunakan rangkaian ini kita dapat mengurangkan dari satu bit biner dari yang lain untuk menghasilkan keluaran seperti Selisih dan Pinjam. Demikian pula, kita dapat mendesain pengurang setengah menggunakan rangkaian gerbang NAND serta gerbang NOR. Konsep lain yang perlu diketahui adalah apa itu setengah kode pengurang Verilog dan bagaimana diagram skema RTL dapat digambar?