Apa itu Pengurang Penuh: Konstruksi menggunakan Gerbang Logika

Coba Instrumen Kami Untuk Menghilangkan Masalah





Umumnya, pengurang penuh adalah salah satu yang paling banyak digunakan dan sirkuit logika kombinasional penting . Ini adalah perangkat elektronik dasar, digunakan untuk melakukan pengurangan dua bilangan biner. Pada artikel sebelumnya, kami telah memberikan teori dasar tentang setengah penambah & penambah penuh yang menggunakan digit biner untuk komputasi. Demikian juga, pengurang penuh menggunakan angka biner seperti 0,1 untuk pengurangan. Rangkaian ini dapat dibangun dengan gerbang logika seperti gerbang OR, Ex-OR, NAND. Input dari pengurang ini adalah A, B, Bin dan outputnya adalah D, Bout.

Artikel ini memberikan ide teori full-subtractor yang terdiri dari premis-premis seperti apa itu subtraktor, desain dengan gerbang logika, tabel kebenaran, dll. Artikel ini berguna untuk mahasiswa teknik yang dapat mempelajari topik-topik ini di lab Praktik HDL.




Apa itu Pengurang?

Pengurangan digit biner dapat dilakukan dengan bantuan rangkaian pengurang. Ini adalah salah satu jenis rangkaian logika kombinasional, yang digunakan untuk melakukan pengurangan dua digit biner seperti 0 dan 1. Pengurangan angka biner dari 0 ke 0 atau 0 ke 1 tidak mengubah hasil, pengurangan 1 ke 1 akan menghasilkan 0 tetapi pengurangan 1 ke 0 perlu dipinjam.

Misalnya, rangkaian pengurang dua bit mencakup dua input seperti A & B sedangkan outputnya adalah perbedaan dan meminjam. Sirkuit ini dapat dibangun dengan adder bersama dengan inverter yang terletak di antara setiap input data serta input peminjam (Bin) dari fase FA sebelumnya.



Pengurang diklasifikasikan menjadi dua jenis seperti pengurang setengah dan pengurang penuh. Di sini kita membahas pengurang penuh.

Apa itu Pengurang Penuh?

Ini adalah perangkat elektronik atau sirkuit logika yang melakukan pengurangan dua digit biner. Ini adalah rangkaian logika kombinasional yang digunakan dalam elektronik digital. Banyak sirkuit kombinasional tersedia dalam format teknologi sirkuit terintegrasi yaitu adders, encoder, decoder, dan multiplexer. Pada artikel ini, kita akan membahas konstruksinya menggunakan setengah substraktor dan juga istilah-istilah seperti tabel kebenaran.


Pengurang Penuh

Pengurang Penuh

Perancangan ini dapat dilakukan dengan dua setengah pengurang, yang melibatkan tiga input seperti minuend, subtrahend, dan pinjam, pinjam bit antar input diperoleh dari pengurangan dua digit biner dan dikurangkan dari pasangan orde tinggi berikutnya dari bit, keluaran sebagai perbedaan dan meminjam.

Itu diagram blok pengurang penuh ditampilkan di bawah. Kerugian utama dari pengurang setengah adalah, kita tidak dapat membuat mata uang pinjaman di pengurang ini. Padahal dalam desainnya sebenarnya kita bisa membuat Borrow bit di rangkaian & bisa menguranginya dengan sisa dua i / ps. Di sini A adalah minuend, B adalah subtrahend & Bin dipinjam. Keluarannya adalah Selisih (Diff) & Bout (Pinjam keluar). Rangkaian pengurang lengkap dapat diperoleh dengan menggunakan dua pengurang setengah dengan gerbang OR ekstra.

Diagram Blok Pengurang Penuh

Diagram Sirkuit Pengurang Penuh dengan Gerbang Logika

Itu diagram rangkaian pengurang penuh menggunakan gerbang dasar s ditunjukkan pada diagram blok berikut. Rangkaian ini dapat dilakukan dengan dua rangkaian Pengurang setengah.

Pada rangkaian Half-Subtractor awal, input binernya adalah A dan B. Seperti yang telah kita bahas pada artikel Half-Subtractor sebelumnya, akan menghasilkan dua output yaitu perbedaan (Diff) & Borrow.

Pengurang Penuh menggunakan Gerbang Logika

Pengurang Penuh menggunakan Gerbang Logika

Selisih o / p dari pengurang kiri diberikan ke rangkaian Pengurang Setengah Kiri. Output diff selanjutnya diberikan ke input dari rangkaian Pengurang setengah kanan. Kami menawarkan Pinjam sedikit di seluruh i / p lain berikutnya setengah sirkuit pengurang . Sekali lagi itu akan memberi Diff dan meminjam sedikit. Hasil akhir dari pengurang ini adalah keluaran-Diff.

Di sisi lain, Borrow out dari kedua rangkaian Pengurang setengah terhubung ke gerbang logika OR. Kemudian daripada memberikan logika OR untuk dua bit keluaran dari pengurang, kita memperoleh Borrow akhir dari pengurang. Pinjam terakhir untuk menandakan MSB (bit paling signifikan).

Jika kita mengamati rangkaian internal ini, kita dapat melihat dua Pengurang Setengah dengan gerbang NAND dan gerbang XOR dengan gerbang OR ekstra.

Tabel Kebenaran Pengurang Penuh

Ini sirkuit pengurang mengeksekusi pengurangan antara dua bit, yang memiliki 3 input (A, B, dan Bin) dan dua output (D dan Bout). Di sini input menunjukkan minuend, subtrahend, & pinjaman sebelumnya, sedangkan dua output dilambangkan sebagai pinjaman o / p dan selisih. Gambar berikut menunjukkan tabel kebenaran pengurang penuh.

Masukan

Keluaran

Minuend (A)

Subtrahend (B) Pinjam (Bin) Selisih (D)

Pinjam (Pertarungan)

0

000

0

0

0111
0101

1

0110

1

1

0010
1010

0

1

1000

1

111

1

K-Map

Penyederhanaan file K-map pengurang penuh untuk perbedaan di atas dan pinjam ditampilkan di bawah ini.

K- Peta untuk Perbedaan

Persamaan untuk selisih serta Bin disebutkan di bawah ini.

K- Peta untuk Bout

Ungkapan untuk Perbedaan adalah,

D = A’B’Bin + AB’Bin ’+ A’BBin’ + ABBin

Ekspresi Pinjam adalah,

Pertandingan = A’Bin + A’B + BBin

Cascading dari Sirkuit Pengurang Penuh

Sebelumnya, kita telah membahas gambaran umum tentang konstruksi seperti ini, diagram rangkaian dengan gerbang logika. Tetapi jika kita ingin mengurangi dua bilangan 1-bit jika tidak, rangkaian pengurang ini sangat membantu untuk mengalirkan bilangan bit tunggal dan juga mengurangi lebih dari dua bilangan biner. Dalam kasus seperti itu, rangkaian kaskade penambah penuh digunakan dengan bantuan gerbang logika NOT. Konversi rangkaian dari penjumlah penuh menjadi pengurang penuh dapat dilakukan dengan menggunakan teknik pelengkap 2.

Umumnya, balikkan input subtrahend untuk penambah penuh menggunakan gerbang NOT atau inverter. Dengan menambahkan Minuend ini (input tidak terbalik) & Subtrahend (Input Terbalik), LSB (input pembawa) dari rangkaian FA adalah 1, yang berarti Logika Tinggi jika tidak, kami mengurangi dua digit biner menggunakan teknik komplemen 2. Output FA adalah bit Diff & jika kita membalikkan pelaksanaan maka kita bisa mendapatkan MSB jika tidak, Borrow bit. Sebenarnya kita bisa mendesain rangkaian agar keluarannya bisa diamati.

Kode Verilog

Untuk bagian pengkodean, pertama, kita perlu memeriksa cara struktural pemodelan diagram rangkaian logika. Diagram logika ini dapat dibangun menggunakan gerbang AND, rangkaian pengurang setengah, dan kombinasi gerbang logika seperti gerbang AND, OR, NOT, XOR. Seperti dalam pemodelan struktural, kami menjelaskan berbagai modul untuk setiap pengaturan elemen dasar. Dalam kode berikut, modul yang berbeda dapat ditentukan untuk setiap gerbang.

Modul ini untuk gerbang OR.

INPUT: a0, b0

OUTPUT: c0

Terakhir, kami akan menggabungkan modul tepat gerbang ini menjadi satu-satunya modul. Untuk itu, disini kami memanfaatkan instantiation module. Sekarang instantiation ini dapat digunakan setelah kita ingin mereplikasi modul atau fungsi yang tepat untuk rangkaian input yang beragam. Pertama, kita mendesain setengah pengurang kemudian modul ini digunakan untuk mengimplementasikan pengurang penuh. Untuk mengimplementasikan ini, kami menggunakan gerbang OR untuk menggabungkan o / ps untuk variabel Bout. Itu kode Verilog untuk pengurang penuh ditampilkan di bawah

modul or_gate (a0, b0, c0)

masukan a0, b0

keluaran c0

tetapkan c0 = a0 | b0

endmodule

modul xor_gate (a1, b1, c1)

masukan a1, b1

keluaran c1

tetapkan c1 = a1 ^ b1

endmodule

modul dan gerbang (a2, b2, c2)

masukan a2, b2

keluaran c2

tetapkan c2 = a2 & b2

endmodule

modul not_gate (a3, b3)

masukan a3

keluaran b3

menetapkan b3 = ~ a3

endmodule

modul half_subtractor (a4, b4, c4, d4)

masukan a4, b4

keluaran c4, d4

kabel x

xor_gate u1 (a4, b4, c4)

and_gate u2 (x, b4, d4)

not_gate u3 (a4, x)

endmodule

modul full_subtractor (A, B, Bin, D, Bout)

masukan A, B, Bin

keluaran D, Bout

kabel p, q, r

setengah_subtractor u4 (A, B, p, q)

half_subtractor u5 (p, Bin, D, r)

or_gate u6 (q, r, Bout)

endmodule

Pengurang Penuh menggunakan Multiplexer 4X1

Eksekusi pengurangan dapat dilakukan melalui metode komplemen dua. Jadi kita perlu menggunakan gerbang 1-XOR yang digunakan untuk membalikkan 1-bit & memasukkan satu ke dalam bit pembawa. Output dari PERBEDAAN mirip dengan output SUM di sirkuit penambah penuh namun output BARROW / p tidak sama dengan output carry penambah penuh tetapi dibalik dan dipuji, seperti A - B = A + (-B) = A + dua komplemen B.

Desain ini menggunakan multiplexer 4X1 ditunjukkan pada diagram logika berikut. Desain ini dapat dilakukan dengan langkah-langkah berikut.

Multiplekser 4X1

Multiplekser 4X1

  • Pada langkah 1, ada dua keluaran seperti Sub dan Pinjam. Jadi kita harus memilih 2 multiplexer.
  • Pada langkah 2, tabel kebenaran dapat diimplementasikan bersama dengan K-maps
  • Pada langkah 3, dua variabel dapat dipilih sebagai baris pilihan Anda. Misalnya, B & C dalam kasus ini.

Meja kebenaran

Itu tabel kebenaran pengurang penuh rangkaian menggunakan multiplexer 4X1 meliputi berikut ini

UNTUK

B C Sub

Meminjam

0

0000
0011

1

0101

1

0

1101
1001

0

1

0100
1100

0

1

111

1

Pengurang Penuh menggunakan Decoder

Perancangan pengurang penuh menggunakan 3-8 dekoder dapat dilakukan dengan menggunakan output rendah aktif. Mari asumsikan decoder berfungsi dengan menggunakan diagram logika berikut. Decoder mencakup tiga input dalam 3-8 decoder. Berdasarkan tabel kebenaran, kita dapat menulis minterm untuk keluaran dari perbedaan & meminjam.

Dari tabel kebenaran di atas,

Untuk fungsi yang berbeda dalam tabel kebenaran, minterm dapat ditulis sebagai 1,2,4,7, dan demikian pula, untuk pinjaman, minterm dapat ditulis sebagai 1,2,3,7. Dekoder 3-8 mencakup tiga masukan serta 8 keluaran seperti 0 hingga 7 angka.

Dekoder 3-ke-8

Dekoder 3-ke-8

Jika masukan pengurang 000, maka keluaran '0' akan aktif dan jika masukan 001, maka keluaran '1' akan aktif.

Sekarang output dari pengurang dapat diambil dari 1, 2, 4 & 7 untuk menghubungkannya ke gerbang NAND, maka outputnya akan berbeda. Output ini dapat dihubungkan ke gerbang logika NAND lain di mana output berubah menjadi peminjaman.

Misalnya jika inputnya 001, maka outputnya adalah 1 yang artinya aktif. Jadi keluarannya aktif rendah dan keluarannya bisa didapat dari gerbang NAND yang disebut fungsi beda seperti fungsi tinggi dan pinjam juga berubah menjadi tinggi. Oleh karena itu kami mendapatkan hasil yang diinginkan. Jadi akhirnya, decoder bekerja seperti pengurang penuh.

Keuntungan dan kerugian

Itu keuntungan dari pengurang termasuk yang berikut ini.

  • Perancangan subtractor sangat sederhana dan juga implementasinya
  • Pengurangan daya dalam DSP (pemrosesan sinyal digital)
  • Tugas komputasi dapat dilakukan dengan kecepatan tinggi.

Itu kerugian dari pengurang termasuk yang berikut ini.

  • Dalam pengurang setengah, tidak ada kondisi untuk menerima input seperti Pinjaman dari fase sebelumnya.
  • Kecepatan pengurangan dapat menjadi parsial melalui penundaan di sirkuit.

Aplikasi

Beberapa dari aplikasi pengurang penuh termasuk yang berikut ini

  • Ini umumnya digunakan untuk ALU (Unit logika aritmatika) di komputer untuk dikurangi sebagai CPU & GPU untuk aplikasi grafik untuk mengurangi kesulitan rangkaian.
  • Pengurang banyak digunakan untuk melakukan fungsi aritmatika seperti pengurangan, di kalkulator elektronik serta perangkat digital.
  • Ini juga berlaku untuk mikrokontroler yang berbeda untuk pengurangan aritmatika, pengatur waktu, dan penghitung program (PC)
  • Pengurang digunakan dalam prosesor untuk menghitung tabel, alamat, dll.
  • Ini juga berguna untuk DSP dan sistem berbasis jaringan.
  • Ini digunakan terutama untuk ALU dalam komputer untuk mengurangi seperti CPU & GPU untuk aplikasi grafik guna mengurangi kompleksitas rangkaian.
  • Ini terutama digunakan untuk melakukan fungsi aritmatika seperti pengurangan dalam perangkat digital, kalkulator, dll.
  • Pengurang ini juga sesuai untuk berbagai mikrokontroler untuk pengatur waktu, PC (penghitung program) & pengurangan aritmatika
  • Ini digunakan untuk prosesor untuk menghitung alamat, tabel, dll.
  • Implementasi ini dengan gerbang logika seperti NAND & NOR dapat dilakukan dengan rangkaian logika substraktor penuh apa pun karena gerbang NOR & NAND disebut gerbang universal.

Dari informasi di atas, dengan mengevaluasi penjumlahan, pengurang penuh menggunakan dua rangkaian pengurang setengah, dan bentuk tabelnya, kita dapat melihat bahwa Dout dalam pengurang penuh secara akurat mirip dengan Sout penjumlahan penuh. Variasi satu-satunya adalah bahwa A (variabel masukan) dilengkapi dengan pengurang penuh. Dengan demikian, dimungkinkan untuk mengubah rangkaian penjumlah penuh menjadi pengurang penuh hanya dengan melengkapi i / p A sebelum diberikan ke gerbang logika untuk menghasilkan output pinjaman-bit terakhir (Bout).

Dengan menggunakan rangkaian logika pengurang penuh, pengurang penuh menggunakan gerbang NAND dan pengurang penuh menggunakan gerbang nor dapat diterapkan, karena gerbang NAND dan NOR diperlakukan sebagai gerbang universal. Ini pertanyaan untuk Anda, apa perbedaan antara pengurang setengah dan pengurang penuh?