Menghitung Transistor sebagai Sakelar

Meskipun transistor (BJT) populer digunakan untuk membuat rangkaian penguat, ini juga dapat digunakan secara efektif untuk aplikasi switching.

Sakelar transistor adalah rangkaian di mana kolektor transistor dinyalakan / dimatikan dengan arus yang relatif lebih besar sebagai respons terhadap sinyal ON / OFF arus rendah yang sesuai pada emitor basisnya.

Sebagai contoh berikut ini Konfigurasi BJT dapat digunakan sebagai sakelar untuk membalikkan sinyal input untuk rangkaian logika komputer.

Di sini Anda dapat menemukan bahwa tegangan output Vc berlawanan dengan potensial yang diterapkan di basis / emitor transistor.

Juga, basis tidak terhubung dengan sumber DC tetap, tidak seperti rangkaian berbasis penguat. Kolektor memiliki sumber DC yang sesuai dengan level suplai sistem, misalnya 5 V dan 0 V dalam kasus aplikasi komputer ini.

Kami akan berbicara tentang bagaimana pembalikan tegangan ini dapat dirancang untuk memastikan bahwa titik operasi dengan benar beralih dari terputus ke saturasi di sepanjang garis beban seperti yang ditunjukkan pada gambar berikut:

Untuk skenario saat ini, pada gambar di atas kami mengasumsikan bahwa IC = ICEO = 0 mA, ketika IB = 0 uA (pendekatan yang bagus untuk meningkatkan strategi konstruksi). Sebagai tambahan, mari kita asumsikan bahwa VCE = VCE (sat) = 0 V, alih-alih level 0,1 hingga 0,3 V.

Sekarang, pada Vi = 5 V BJT akan AKTIF, dan pertimbangan desain harus memastikan bahwa konfigurasi sangat jenuh, dengan besaran IB yang mungkin lebih dari nilai yang terkait dengan kurva IB yang terlihat dekat dengan tingkat saturasi.

Seperti yang dapat dilihat pada gambar di atas, kondisi ini mengharuskan IB lebih besar dari 50 uA.

Menghitung Tingkat Saturasi

Tingkat kejenuhan kolektor untuk rangkaian yang ditunjukkan dapat dihitung menggunakan rumus:

IC (sat) = Vcc / Rc

Besarnya arus basis di wilayah aktif sebelum tingkat kejenuhan dapat dihitung dengan rumus:

IB (maks) ≅ IC (sat) / βdc ---------- Persamaan 1

Ini menyiratkan bahwa, untuk menerapkan tingkat kejenuhan, kondisi berikut harus dipenuhi:

IB> IC (sat) / IC (sat) / βdc -------- Persamaan 2

Dalam grafik yang dibahas di atas, ketika Vi = 5 V, tingkat IB yang dihasilkan dapat dievaluasi dengan metode berikut:

Jika kita menguji persamaan 2 dengan hasil ini kita mendapatkan:

Ini tampaknya sangat memuaskan kondisi yang diminta. Tidak diragukan lagi, setiap nilai IB yang lebih tinggi dari 60 uA akan diizinkan masuk melintasi titik-Q di atas garis beban yang terletak sangat dekat dengan sumbu vertikal.

Sekarang, mengacu pada jaringan BJT yang ditunjukkan pada diagram pertama, sementara Vi = 0 V, IB = 0 uA, dan dengan asumsi IC = ICEO = 0 mA, penurunan volatge yang terjadi di RC akan sesuai rumus:

VRC = ICRC = 0 V.

Ini memberi kita VC = +5 V untuk diagram pertama di atas.

Selain aplikasi peralihan logoc komputer, konfigurasi BJT ini juga dapat diimplementasikan seperti sakelar menggunakan titik ekstrem yang sama dari garis beban.

Ketika saturasi terjadi, arus IC cenderung menjadi cukup tinggi, yang sesuai menurunkan tegangan VCE ke titik terendah.

Ini menimbulkan level resistansi di kedua terminal seperti yang digambarkan pada gambar berikut dan dihitung menggunakan rumus berikut:

R (sat) = VCE (sat) / IC (sat) seperti yang ditunjukkan pada gambar berikut.

Jika kita mengasumsikan nilai rata-rata tipikal untuk VCE (sat) seperti 0,15 V dalam rumus di atas, kita dapatkan:

Nilai resistansi di terminal emitor kolektor terlihat cukup kecil jika dibandingkan dengan resistansi seri dalam kilo Ohm di terminal kolektor BJT.

Sekarang, ketika input Vi = 0 V, sakelar BJT akan terputus yang menyebabkan resistansi di emitor kolektor menjadi:

R (cutoff) = Vcc / ICEO = 5 V / 0 mA = ∞ Ω

Ini menimbulkan situasi sirkuit terbuka di seluruh terminal emitor kolektor. Jika kita mempertimbangkan nilai tipikal 10 uA untuk ICEO, nilai resistansi cut off akan seperti yang diberikan di bawah ini:

Rcutoff = Vcc / ICEO = 5 V / 10 uA = 500 k Ω

Nilai ini terlihat sangat besar dan setara dengan sirkuit terbuka untuk sebagian besar konfigurasi BJT sebagai sakelar.

Memecahkan Contoh Praktis

Hitung nilai RB dan RC untuk sakelar transistor yang dikonfigurasi seperti inverter di bawah ini, mengingat ICmax = 10mA

Rumus untuk menyatakan saturasi kolektor adalah:

ICsat = Vcc / Rc

∴ 10 mA = 10 V / Rc

∴ Rc = 10 V / 10 mA = 1 kΩ

Juga, pada titik jenuhnya

IB ≅ IC (sat) / βdc = 10 mA / 250 = 40 μA

Untuk kejenuhan yang terjamin mari pilih IB = 60 μA, dan dengan menggunakan rumus

IB = Vi - 0,7 V / RB, kami dapatkan

RB = 10 V - 0,7 V / 60 μA = 155 kΩ,

Membulatkan hasil di atas menjadi 150 kΩ, dan mengevaluasi rumus di atas lagi kita dapatkan:

IB = Vi - 0,7 V / RB

= 10 V - 0,7 V / 150 kΩ = 62 μA,

karena IB = 62 μA > ICsat / βdc = 40 μA

Ini menegaskan bahwa kita harus menggunakan RB = 150 kΩ

Menghitung Transistor Switching

Anda akan menemukan transistor khusus yang disebut transistor switching karena kecepatan perpindahannya yang cepat dari satu level tegangan ke level tegangan lainnya.

Gambar berikut membandingkan periode waktu yang dilambangkan sebagai ts, td, tr, dan tf dengan arus kolektor perangkat.

Pengaruh periode waktu pada respon kecepatan kolektor ditentukan oleh respon arus kolektor seperti yang ditunjukkan di bawah ini:

Total waktu yang diperlukan transistor untuk beralih dari status 'off' ke 'on' dilambangkan sebagai t (on) dan dapat ditetapkan dengan rumus:

t (hidup) = tr + td

Di sini td mengidentifikasi penundaan yang terjadi ketika sinyal switching input berubah status dan output transistor merespons perubahan tersebut. Waktu tr menunjukkan penundaan pengalihan terakhir dari 10% menjadi 90%.

Total waktu yang dibutuhkan oleh a bJt dari keadaan ON ke keadaan OFF diindikasikan sebagai t (off), dan dinyatakan dengan rumus:

t (mati) = ts + tf

ts menentukan waktu penyimpanan, sedangkan tf mengidentifikasi waktu musim gugur dari 90% menjadi 10% dari nilai aslinya.

Mengacu pada grafik di atas, untuk BJT tujuan umum, jika arus kolektor Ic = 10 mA, kita dapat melihat bahwa:

ts = 120 ns, td = 25 ns, tr = 13 ns, tf = 12 ns

yang berarti t (on) = tr + td = 13 ns + 25 ns = 38 ns

t (mati) = ts + tf = 120 ns + 12 ns = 132 ns