Memahami Arsitektur RISC dan CISC

Memahami Arsitektur RISC dan CISC

Set instruksi atau arsitektur set instruksi adalah struktur komputer yang memberikan perintah kepada komputer untuk memandu komputer dalam memproses manipulasi data. Set instruksi terdiri dari instruksi, mode pengalamatan, tipe data asli, register, interupsi, penanganan pengecualian dan arsitektur memori. Set instruksi dapat diemulasikan dalam perangkat lunak dengan menggunakan juru bahasa atau perangkat keras bawaan prosesor. Arsitektur Set Instruksi dapat dianggap sebagai batas antara perangkat lunak dan perangkat keras. Klasifikasi mikrokontroler dan mikroprosesor dapat dilakukan berdasarkan arsitektur set instruksi RISC dan CISC.



Set instruksi Prosesor

Set instruksi Prosesor

Set instruksi menentukan fungsionalitas prosesor termasuk operasi yang didukung oleh prosesor, mekanisme penyimpanan prosesor, dan cara menyusun program ke prosesor.






Apa itu RISC dan CISC?

Itu RISC dan CISC dapat diperluas sebagai berikut:

RISC mewakili Komputer Set Instruksi yang Dikurangi dan
CISC mewakili Komputer Set Instruksi Kompleks.



Arsitektur RISC (Reduced Instruction Set Computer)

Arsitektur RISC

Arsitektur RISC

Itu arsitektur mikrokontroler yang menggunakan set instruksi yang kecil dan sangat optimal disebut sebagai Komputer Set Instruksi yang Dikurangi atau hanya disebut sebagai RISC. Ini juga disebut sebagai arsitektur LOAD / STORE.

Pada akhir 1970-an dan awal 1980-an, proyek RISC terutama dikembangkan dari Stanford, UC-Berkley, dan IBM. Tim peneliti John Coke dari IBM mengembangkan RISC dengan mengurangi jumlah instruksi yang diperlukan untuk memproses komputasi lebih cepat daripada CISC. Arsitektur RISC lebih cepat dan chip yang dibutuhkan untuk pembuatan arsitektur RISC juga lebih murah dibandingkan dengan arsitektur CISC.


Fitur Khas Arsitektur RISC

  • Teknik pipelining RISC, mengeksekusi beberapa bagian atau tahapan instruksi secara bersamaan sehingga setiap instruksi pada CPU dioptimalkan. Oleh karena itu, prosesor RISC memiliki Jam per Instruksi dari satu siklus, dan ini disebut Eksekusi Satu Siklus.
  • Ini mengoptimalkan penggunaan register dengan lebih banyak jumlah register di RISC dan lebih banyak jumlah interaksi dalam memori dapat dicegah.
  • Mode pengalamatan sederhana, bahkan pengalamatan yang kompleks dapat dilakukan dengan menggunakan aritmatika DAN / ATAU operasi logis .
  • Ini menyederhanakan desain kompilator dengan menggunakan register tujuan umum yang identik yang memungkinkan register apa pun untuk digunakan dalam konteks apa pun.
  • Untuk penggunaan register yang efisien dan optimalisasi penggunaan pipelining, diperlukan set instruksi yang dikurangi.
  • Jumlah bit yang digunakan untuk opcode berkurang.
  • Secara umum ada 32 register atau lebih di RISC.

Keuntungan dari arsitektur prosesor RISC

  • Karena sekumpulan kecil instruksi RISC, penyusun bahasa tingkat tinggi dapat menghasilkan kode yang lebih efisien.
  • RISC memungkinkan kebebasan menggunakan ruang di Mikroprosesor karena kesederhanaannya.
  • Alih-alih menggunakan Stack, banyak prosesor RISC menggunakan register untuk meneruskan argumen dan menyimpan variabel lokal.
  • Fungsi RISC hanya menggunakan beberapa parameter, dan prosesor RISC tidak dapat menggunakan instruksi panggilan, dan oleh karena itu, menggunakan instruksi dengan panjang tetap yang mudah disalurkan.
  • Kecepatan operasi dapat dimaksimalkan dan waktu pelaksanaan dapat diminimalkan.
  • Jumlah format instruksi yang sangat sedikit (kurang dari empat), beberapa jumlah instruksi (sekitar 150) dan beberapa mode pengalamatan (kurang dari empat) diperlukan.

Kelemahan arsitektur prosesor RISC

  • Dengan bertambahnya panjang instruksi, kompleksitas meningkat untuk prosesor RISC untuk mengeksekusi karena siklus karakternya per instruksi.
  • Kinerja prosesor RISC sangat bergantung pada kompiler atau pemrogram karena pengetahuan tentang kompilator memainkan peran utama saat mengubah kode CISC menjadi kode RISC, oleh karena itu, kualitas kode yang dihasilkan bergantung pada kompiler.
  • Saat menjadwal ulang kode CISC menjadi kode RISC, disebut sebagai perluasan kode, akan meningkatkan ukurannya. Dan, kualitas perluasan kode ini akan bergantung lagi pada kompiler, dan juga pada set instruksi mesin.
  • Cache level pertama dari prosesor RISC juga merupakan kerugian dari RISC, di mana prosesor ini memiliki cache memori yang besar pada chip itu sendiri. Untuk memberi makan instruksi, mereka sangat membutuhkan sistem memori cepat .

Arsitektur CISC (Complex Instruction Set Computer)

Tujuan utama arsitektur prosesor CISC adalah untuk menyelesaikan tugas dengan menggunakan lebih sedikit jalur perakitan. Untuk tujuan ini, prosesor dibangun untuk menjalankan serangkaian operasi. Instruksi kompleks juga disebut sebagai MULT, yang beroperasi bank memori komputer secara langsung tanpa membuat kompiler untuk melakukan fungsi penyimpanan dan pemuatan.

Arsitektur CISC

Arsitektur CISC

Fitur Arsitektur CISC

  • Untuk menyederhanakan arsitektur komputer, CISC mendukung mikroprogram.
  • CISC memiliki lebih banyak instruksi yang telah ditentukan sebelumnya yang membuat bahasa tingkat tinggi mudah untuk dirancang dan diimplementasikan.
  • CISC terdiri dari lebih sedikit jumlah register dan lebih banyak mode pengalamatan, umumnya 5 hingga 20.
  • Prosesor CISC membutuhkan waktu siklus yang bervariasi untuk pelaksanaan instruksi - siklus multi-clock.
  • Karena set instruksi CISC yang kompleks, teknik pipelining menjadi sangat sulit.
  • CISC terdiri dari lebih banyak jumlah instruksi, umumnya dari 100 hingga 250.
  • Instruksi khusus sangat jarang digunakan.
  • Operan dalam memori dimanipulasi dengan instruksi.

Keuntungan dari arsitektur CISC

  • Setiap instruksi bahasa mesin dikelompokkan menjadi instruksi microcode dan dieksekusi sesuai, dan kemudian disimpan di dalam memori prosesor utama, disebut sebagai implementasi microcode.
  • Karena memori mikrokode lebih cepat daripada memori utama, set instruksi mikrokode dapat diimplementasikan tanpa pengurangan kecepatan yang berarti melalui implementasi kabel keras.
  • Seluruh set instruksi baru dapat ditangani dengan memodifikasi desain program mikro.
  • CISC, jumlah instruksi yang diperlukan untuk mengimplementasikan program dapat dikurangi dengan membangun set instruksi yang kaya dan juga dapat dibuat untuk menggunakan memori utama yang lambat secara lebih efisien.
  • Karena superset instruksi yang terdiri dari semua instruksi sebelumnya, ini membuat pengkodean mikro menjadi mudah.

Kekurangan CISC

  • Jumlah waktu jam yang dibutuhkan oleh instruksi yang berbeda akan berbeda - karena ini - kinerja mesin melambat.
  • Kompleksitas set instruksi dan perangkat keras chip meningkat karena setiap versi baru prosesor terdiri dari bagian dari generasi sebelumnya.
  • Hanya 20% dari instruksi yang ada digunakan dalam acara pemrograman biasa, meskipun terdapat banyak instruksi khusus yang bahkan tidak sering digunakan.
  • Kode kondisional diatur oleh instruksi CISC sebagai efek samping dari setiap instruksi yang membutuhkan waktu untuk pengaturan ini - dan, karena instruksi selanjutnya mengubah bit kode kondisi - jadi, kompilator harus memeriksa bit kode kondisi sebelum ini terjadi.

RISC Vs. CISC

  • Siklus pemborosan dapat dicegah oleh pemrogram dengan menghapus kode yang tidak perlu di RISC, tetapi, saat menggunakan kode CISC mengarah ke siklus pemborosan karena ketidakefisienan CISC.
  • Di RISC, setiap instruksi dimaksudkan untuk melakukan tugas kecil sehingga, untuk melakukan tugas yang kompleks, beberapa instruksi kecil digunakan bersama-sama, sedangkan hanya sedikit instruksi yang diperlukan untuk melakukan tugas yang sama menggunakan CISC - karena mampu melakukan tugas kompleks karena petunjuknya mirip dengan kode bahasa tinggi.
  • CISC biasanya digunakan untuk komputer sedangkan RISC digunakan untuk ponsel pintar, tablet, dan perangkat elektronik lainnya.

Gambar berikut menunjukkan lebih banyak perbedaan antara RISC dan CISC

RISC Vs. CISC

RISC Vs. CISC

Dengan demikian, artikel ini membahas tentang fitur arsitektur RISC dan CISC dari arsitektur prosesor RISC dan CISC kelebihan dan kekurangan arsitektur RISC dan CISC, serta perbedaan antara arsitektur RISC dan CISC dengan gambaran singkat. Untuk informasi lebih lanjut tentang arsitektur RISC dan CISC, silakan posting pertanyaan Anda dengan memberi komentar di bawah ini.

Kredit Foto: