Dasar-dasar Latch di Digital Electronics

Coba Instrumen Kami Untuk Menghilangkan Masalah





Di elektronik digital , Latch adalah salah satu jenis a sirkuit logika , dan juga dikenal sebagai file bistable-multivibrator . Karena memiliki dua kondisi stabil yaitu aktif tinggi dan aktif rendah. Ia bekerja seperti perangkat penyimpanan dengan menahan data melalui jalur umpan balik. Ini menyimpan 1-bit data selama peralatan diaktifkan. Setelah aktifkan diumumkan maka latch langsung dapat mengubah data yang disimpan. Ini terus-menerus menguji input setelah mengaktifkan sinyal diaktifkan. Kerja dari sirkuit ini dapat dilakukan dalam 2-status berdasarkan sinyal pengaktifan menjadi tinggi atau rendah. Ketika rangkaian latch dalam keadaan aktif tinggi, maka kedua i / ps rendah. Demikian pula, ketika rangkaian latch kemudian aktif dalam keadaan rendah, maka kedua i / ps tinggi.

Berbagai Jenis Latch

Latch dapat diklasifikasikan menjadi berbagai jenis yang meliputi SR Latch, Gated S-R Latch , D latch , Gated D Latch, JK Latch, dan T Latch.




SR Latch

Sebuah SR (Set / Reset) kait adalah sebuah peralatan asynchronous, dan bekerja secara terpisah untuk sinyal kendali dengan bergantung pada S-state & R-input. SR-latch menggunakan gerbang 2-NOR dengan koneksi cross loop ditunjukkan di bawah ini. Pengunci ini dapat dibuat dengan Gerbang NAND juga bagaimanapun, kedua masukan tersebut dipertukarkan dan juga dibatalkan. Jadi ini disebut SR'-latch.

SR Latch

SR Latch



Setiap kali input tinggi diberikan ke garis-S kait, maka output Q menjadi tinggi. Dalam proses umpan balik, keluaran Q akan tetap tinggi, ketika masukan S menjadi rendah sekali lagi. Dengan cara ini, kait berfungsi sebagai perangkat memori.

Demikian pula, input tinggi diberikan ke garis-R kait, kemudian output Q menjadi rendah (dan Q 'tinggi), maka memori kait akan secara efektif diatur ulang. Ketika kedua input dari latch rendah, maka itu tetap dalam keadaan set awal atau keadaan reset. Itu tabel transisi negara atau tabel kebenaran dari SR latch ditunjukkan di bawah ini.

S R Q

Q '

00Memalangi

Memalangi

0

101
101

0

1

10

0

Ketika kedua input tinggi sekaligus, ada masalah: itu diberitahu untuk menghasilkan Q tinggi & Q rendah secara bersamaan.Hal ini menghasilkan kondisi balapan di sirkuit baik flip flop mencapai sesuatu dalam mengubah pertama akan merespons yang lain & menyatakan dirinya sendiri . Lebih disukai, keduanya Gerbang logika sama dan perangkat akan berada dalam kondisi yang tidak ditentukan untuk tahap yang tidak terbatas.


Gated SR Latch

Dalam beberapa kasus, mungkin populer untuk memesan saat kait bisa & tidak bisa mengunci. Perpanjangan sederhana dari file Kait SR tidak lain adalah a kait SR berpagar . Ini memberikan garis Enable yang harus didorong tinggi sebelum informasi dapat dikunci. Meskipun jalur kontrol diperlukan, kait tidak sinkron karena input yang dapat mengubah output bahkan di tengah pulsa pengaktifan.

Gated SR Latch

Gated SR Latch

Ketika input dari Enable rendah, output daya dari gerbang juga harus lebih kecil, oleh karena itu output Q & Q tetap terhubung ke informasi sebelumnya. Cukup ketika pengaktifan i / p tinggi dapat mengubah posisi kait, seperti yang ditunjukkan pada bentuk tabel. Saat garis pengaktifan dinyatakan, SR-latch berpagar sama dalam prosesnya menuju kait SR. Kadang-kadang, garis pengaktifan adalah sinyal CLK, tetapi itu adalah tanda baca / tulis.

CLK

S R

Q (t + 1)

0

XXQ (t) (tidak ada perubahan)
100

Q (t) (tidak ada perubahan)

1

010
110

1

1

11

X

D Latch

Latch data adalah perluasan yang mudah ke SR-latch berpagar yang menghilangkan kemungkinan status input yang tidak dapat diterima. Karena gated SR latch memungkinkan kita mengencangkan output tanpa menggunakan input S atau R, kita dapat menghilangkan salah satu i / ps dengan menggerakkan kedua input dengan driver yang berlawanan. Kami menghilangkan satu masukan & secara otomatis menjadikannya kebalikan dari masukan sisa.

D Latch

D Latch

D-latch mengeluarkan input dari D ketika garis Enable tinggi, jika tidak, outputnya adalah input D apa pun setiap kali input Enable terakhir tinggi. Inilah alasannya dikenal sebagai kait transparan. Jika Enable dinyatakan, maka latch disebut transparan dan sinyal menyebar langsung melaluinya karena tidak ada.

AKU S

D Q Q '

0

0Memalangi

Memalangi

0

1Memalangi

Memalangi

1

001
111

0

Gated D Latch

UNTUK kait D. dirancang hanya dengan mengubah gated SR-latch, dan satu-satunya perubahan pada gated SR-latch adalah bahwa input R harus dimodifikasi menjadi S. Gated latch tidak dapat dibentuk dari SR-latch menggunakan NOR ditunjukkan di bawah ini.

Gated D Latch

Gated D Latch

Kapan pun CLK jika tidak memungkinkan tinggi, output daya mengunci apa pun pada input D. Demikian pula ketika CLK rendah, maka D i / p untuk mengaktifkan tinggi terakhir adalah output.

CLK

D Q (t + 1)
0X

Q (t)

1

00
11

1

Sirkuit latch sama sekali tidak akan mengalami status Race karena hanya input D yang dibalik untuk ditawarkan ke kedua input tersebut. Oleh karena itu, tidak ada kemungkinan untuk status input yang serupa. Dengan demikian rangkaian D-latch dapat digunakan dengan aman di beberapa rangkaian.

JK Latch

Keduanya Kait JK , serta kait RS, serupa. Latch ini terdiri dari dua input yaitu J dan K yang ditunjukkan pada diagram gerbang logika berikut. Dalam jenis kait ini, status tidak jelas telah dihapus di sini. Jika input kait JK tinggi, output akan diubah. Satu-satunya perbedaan yang dapat kita amati di sini adalah umpan balik keluaran terhadap masukan, yang tidak ada di RS-latch.

JK Latch

JK Latch

T Latch

Itu T latch dapat dibentuk setiap kali input latch JK disingkat. Fungsi T Latch akan menjadi seperti ini ketika input dari latch tinggi, dan kemudian outputnya akan di-toggle.

T Latch

T Latch

Keuntungan dari Latch

Itu keuntungan dari kait termasuk yang berikut ini.

  • Desain kait sangat fleksibel jika dibandingkan FF (sandal jepit)
  • Pengunci menggunakan lebih sedikit daya.
  • Kinerja latch dalam desain sirkuit berkecepatan tinggi cepat karena ini tidak sinkron dalam desain dan tidak memerlukan sinyal CLK.
  • Bentuk kaitnya sangat kecil dan menempati lebih sedikit area
  • Jika pengoperasian sirkuit berbasis kait tidak selesai dalam waktu yang ditentukan, mereka meminjam waktu yang diperlukan dari yang lain untuk menyelesaikan operasi
  • Latch memberikan clocking yang agresif jika dibandingkan dengan sirkuit flip-flop .

Kerugian dari Latch

Itu kerugian dari kait termasuk yang berikut ini.

  • Akan ada kemungkinan mempengaruhi kondisi balapan, jadi ini kurang diharapkan.
  • Ketika latch sensitif terhadap level, maka ada kemungkinan meta-stabilitas.
  • Menganalisis rangkaian sulit karena properti level sensitif.
  • Sirkuit dapat diuji dengan menggunakan program CAD tambahan

Penerapan Latch

Itu aplikasi kait termasuk yang berikut ini.

  • Umumnya, latch digunakan untuk menjaga kondisi bit untuk menyandikan bilangan biner
  • Latch adalah elemen penyimpanan bit tunggal yang banyak digunakan dalam komputasi serta penyimpanan data.
  • Latch digunakan di sirkuit seperti power gating & jam sebagai perangkat penyimpanan.
  • Kait D dapat digunakan untuk sistem asinkron seperti port input atau output.
  • Kait data digunakan dalam sistem dua fase sinkron untuk mengurangi jumlah transit.

Jadi, ini semua tentang ikhtisar kait. Ini adalah blok bangunan untuk sirkuit sekuensial . Perancangan ini dapat dilakukan dengan menggunakan gerbang logika. Pengoperasiannya terutama bergantung pada input dari fungsi pengaktifan. Ini pertanyaan untukmu, apa dua status pengunci yang berfungsi?